Добавлено (12.02.2012, 11:14)
---------------------------------------------
Итак продолжаем разработку схемы видеовывода для режима 1024*768

Допустим мы получили нормальные синхросигналы для развертки это
У нас строчный синхроимпульс , кадровый синхроимпульс и соответственно импульсы
гашения видеосигнала (по строкам и кадрам)

Теперь осталось самое сложное как организовать вывод пикселов из памяти
ZX Speccy в отведенные интервалы времени (интервалы времени задаются
частотами разверток это 48500 Гц и 60 Гц кадровая ).

Итак длительность 1 строки составляет ~ 16 мкс за это время надо вывести
1024 пиксела если 16 мКс разделить на 1024 то получим длительность отображения
Одного пиксела и она у нас составляет 15,625 nS что сравнимо со временем
Задержки обычных TTL элементов и практически по частотам приближается к пределу возможностей простой логики . Из-за этого реализация на TTL логике данной схемы
Представляет довольно сложную задачу . В обычных схемах для пиксельного
Вывода использовались обычно либо сдвиговые регистры либо мультиплексоры
По старинке я то-же пытался применить 1533 КП15 для преобразования параллельного
8 битного кода в последовательный но как оказалось для качественного переключения этого мультиплексора требования к управляющим сигналом (по синфазности) там получились очень высокие в сочетании с высокой частотой сигналов (72 , 36, mHz)

К тому же стандартные счетчики не работают стабильно на таких частотах

Однако все-же удалось разработать схему видеовывода правда получилась она
Не такая простая как хотелось.

Добавлено (12.02.2012, 11:47)
---------------------------------------------
За основу схемы была положена идея применения линии задержки на TTL
элементах ЛН1 в одной микросхеме содержится 6 таких элементов
для реализации данной идеи хватило всего 3 корпуса 1533лн1

Если соединить последовательно 16 инверторов а последний выход соединить
Через управляющий элемент с началом этой цепочки то получится не что иное как
Управляемый генератор . Вся цепочка начинает работать только при наличии
Логического 0 на входе управляющего элемента (в схеме используется 1531 ЛЕ1)
При наличии нулей на обоих входах генератор начинает работу положительный
Перепад сигнала проходит по всем элементам при этом задержка на двух
Элементах приблизительно равна требуемой (1533 ALS ise_delay = 11n fall_delay = 8n))

Используя эту задержку можно получить очень короткий импульс если применить
Логику исключающее или 1531 ЛП5 (я рекомендую использовать быстрые зарубежные аналоги AC ACT так требования к фронтам сигнала высокие).

Таким образом было получено 8 сдвинутых по фазе коротких импульсов
Которые можно использовать для получения 8 битовой последовательности

В дальнейшем опять начались проблемы так как логика 1533 ЛЛ1 не хотела
Нормально работать . В конце концов после неудач с аналоговыми ключами ADG
Мне удалось все сигналы с микшировать с помощью высокочастотных транзисторов
(2N2222 250 mHz ) ,благо они дешевые по сравнению с ADG в итоге получили
Пока что черно-белый видеосигнал.